Ｃｍｐスラリー及びこれを利用した研磨方法

专利摘要:
本発明は、例えば、酸化シリコン膜の研磨または平坦化に適用された場合、ディッシング発生量を減らすことができるＣＭＰスラリー及び研磨方法に関するものである。前記ＣＭＰスラリーは、研磨材、線状陰イオン性高分子、燐酸基含有化合物、及び水を含み、酸化シリコン膜に対するＣＭＰ研磨率：窒化シリコン膜に対するＣＭＰ研磨率が３０：１〜５０：１である。
公开号:JP2011513984A
申请号:JP2010549567
申请日:2009-03-03
公开日:2011-04-28
发明作者:ジャン−ユル・キム；ジュン−ソク・ノ；ジョン−ピル・キム；スン−ボム・チョ
申请人:エルジー・ケム・リミテッド；
IPC主号:H01L21-304

专利说明:

[0001] 本発明は、ＣＭＰスラリー及びこれを利用した研磨方法に関するものである。より具体的には、本発明は、例えば、酸化シリコン膜の研磨または平坦化に適用された時、ディッシング（ｄｉｓｈｉｎｇ）発生量を減らすことができるＣＭＰスラリー及び研磨方法に関する。]
背景技術

[0002] 従来は、素子分離技術によって半導体基板上に酸化シリコン膜を選択的に成長させ、素子分離膜を形成するロコス（ＬＯＣＯＳ：Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）工程が使用された。しかし、半導体素子が高集積化され、微細化されることにより、前記ロコス工程は素子分離膜の幅を減少させることの限界が表面化し、このために、半導体基板上にトレンチを形成し、トレンチ内部を酸化シリコン膜などの絶縁膜で埋め立てて、活性領域（ａｃｔｉｖｅ ｒｅｇｉｏｎ）を分離するフィールド領域（ｆｉｅｌｄ ｒｅｇｉｏｎ）を定義する浅いトレンチ素子分離工程（ＳＴＩ：Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）が導入された。]
[0003] 図１は、一般のＳＴＩ工程の概略的フローチャートを示している。]
[0004] 図１を参照すれば、まず、（ａ）半導体基板１００の上にパッド酸化膜１０１及び窒化シリコン膜１０２を順次に形成する。この時、前記窒化シリコン膜１０２は後の研磨工程で研磨停止層などとして作用することができる。次に、感光膜を利用した通常の写真エッチング工程などを適用して、フィールド領域が定義されるように前記窒化シリコン膜１０２及びパッド酸化膜１０１をパターニングし、これをマスクに半導体基板１００をエッチングして、所定の深さのトレンチ１０３を形成する。]
[0005] （ｂ）このようなトレンチ１０３が埋め立てられるように酸化シリコン膜１０４を蒸着し、（ｃ）前記窒化シリコン膜１０２が露出する時まで酸化シリコン膜１０４を研磨して、平坦化する。次に、前記パッド酸化膜１０１及び窒化シリコン膜１０２を除去し、ゲート絶縁膜１０５を形成して、素子分離膜を形成し、前記フィールド領域を定義することができる。]
[0006] ところが、このようなＳＴＩ工程中の前記（ｃ）研磨段階では、前記酸化シリコン膜１０４に対する効率的かつ選択的な研磨及び平坦化のために、酸化シリコン膜に対する研磨率に優れており、反対に窒化シリコン膜に対する研磨率は低くて、高い研磨選択比を示すようにＣＭＰ工程を行う必要がある。]
[0007] しかし、このようなＣＭＰ工程での研磨選択比が過度に高くなる場合、前記トレンチに埋め立てられる酸化シリコン膜が過度に研磨されつつディッシング（ｄｉｓｈｉｎｇ）が発生し、素子の特性低下を誘発する恐れがある。特に、このようなディッシング問題は、トレンチ線の幅が５０ｎｍ以下に減少する超微細化された素子において、活性領域とフィールド領域の間の段差を招き、素子の性能及び信頼性に大きな悪影響を及ぼす恐れがある。]
発明が解決しようとする課題

[0008] 本発明は、酸化シリコン膜などの研磨に適用された場合にディッシング発生量を減らすことができるＣＭＰスラリーを提供するためのものである。]
[0009] 本発明はまた、前記ＣＭＰスラリーを利用した研磨方法を提供するためのものである。]
課題を解決するための手段

[0010] 本発明は、研磨材、線状陰イオン性高分子、燐酸基含有化合物、及び水を含み、酸化シリコン膜に対するＣＭＰ研磨速度：窒化シリコン膜に対するＣＭＰ研磨速度が３０：１〜５０：１であるＣＭＰスラリーを提供する。]
[0011] 本発明はまた、前記ＣＭＰスラリーで半導体基板上の研磨対象膜を研磨する段階を含む研磨方法を提供する。]
発明の効果

[0012] 本発明によれば、例えば、酸化シリコン膜などの研磨に適用された場合、酸化シリコン膜の選択的、効率的研磨を可能にしつつ、酸化シリコン膜などのディッシング（ｄｉｓｈｉｎｇ）発生量を減らすことができるＣＭＰスラリーおよび研磨方法が提供される。]
[0013] このようなＣＭＰスラリーおよび研磨方法を半導体素子のＳＴＩ工程およびＩＬＤ形成工程などに適用すれば、信頼性および性能がより優れている半導体素子の製造が可能になる。]
図面の簡単な説明

[0014] 一般的な浅いトレンチ素子分離（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ、ＳＴＩ）工程の概略的フローチャートである。]
[0015] 以下、発明の実施形態にかかるＣＭＰスラリー及び研磨方法について詳細に説明する。]
[0016] 発明の一実施形態によれば、研磨材、線状陰イオン性高分子、燐酸基含有化合物、及び水を含み、酸化シリコン膜に対するＣＭＰ研磨速度：窒化シリコン膜に対するＣＭＰ研磨速度が３０：１〜５０：１であるＣＭＰスラリーが提供される。]
[0017] このようなＣＭＰスラリーは、通常含まれる水、及び研磨材と共に線状陰イオン性高分子及び燐酸基含有化合物を含み、酸化シリコン膜の研磨速度：窒化シリコン膜の研磨速度の比が３０：１〜５０：１である。]
[0018] このようなＣＭＰスラリーは次のような原理で、例えば、酸化シリコン膜などの研磨に適用された場合、酸化シリコン膜の選択的、効率的研磨を可能にしつつ、酸化シリコン膜などのディッシング（ｄｉｓｈｉｎｇ）発生量を減らすことができる。]
[0019] 窒化シリコン膜を成すシリコン窒化物は、基本的に表面が正の電荷を帯び、酸化シリコン膜を成すシリコン酸化物は表面が負の電荷を帯びる。したがって、前記ＣＭＰスラリーに線状陰イオン性高分子が含まれれば、これを使用した研磨工程中に前記線状陰イオン性高分子が静電気力によって窒化シリコン膜に吸着して、その研磨が相対的に抑制され得る。したがって、このようなＣＭＰスラリーは、酸化シリコン膜に対する研磨速度：窒化シリコン膜に対する研磨速度の比が、例えば、３０：１以上に高くなることがあるので、優れた研磨選択比を示すことができる。これにより、前記ＣＭＰスラリーは、窒化シリコン膜を研磨停止層に使用して酸化シリコン膜を研磨または平坦化する工程、例えば、浅いトレンチ素子分離工程（ＳＴＩ：Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）または半導体素子の層間絶縁膜（ＩＬＤ）形成工程などに望ましく適用されて、酸化シリコン膜の選択的、効率的研磨を可能にする。]
[0020] しかしながら、本発明者の実験の結果、前記ＣＭＰスラリーが５０：１以上に過度に高い研磨選択比を示す場合には、前記窒化シリコン膜を研磨停止層に使用して酸化シリコン膜を研磨する工程でこうした酸化シリコン膜が過度に研磨され、ディッシング発生量が増加することが明らかになった。これは窒化シリコン膜が露出し始める時点から前記ＣＭＰスラリーによって窒化シリコン膜がほとんど研磨されず、研磨速度が高い酸化シリコン膜だけが研磨されるためである。]
[0021] したがって、前記発明の一実施形態にかかるＣＭＰスラリーは燐酸基含有化合物を含み、酸化シリコン膜に対する研磨速度：窒化シリコン膜に対する研磨速度が５０：１以下になる。]
[0022] 前記燐酸基含有化合物は、前記酸化シリコン膜及び窒化シリコン膜の両方に対してある程度のエッチング率（研磨率）を示す。したがって、前記ＣＭＰスラリーが燐酸基含有化合物を含めば、研磨工程で酸化シリコン膜だけでなく研磨停止層に使用される窒化シリコン膜もまたある程度研磨され得る。したがって、前記酸化シリコン膜に対する研磨速度が前記窒化シリコン膜に比べて過度に高くなることを抑制し、酸化シリコン膜が過度に研磨されることを抑制することができる。したがって、このような燐酸基含有化合物を含むＣＭＰスラリーを使用することによって前記酸化シリコン膜などにおけるディッシングの発生を大幅に減らすことができる。]
[0023] 特に、後述の実施形態を通じても裏付けされるように、前記燐酸基含有化合物を含み、酸化シリコン膜に対する研磨速度：窒化シリコン膜に対する研磨速度が５０：１以下であるＣＭＰスラリーを使用することによって、前記酸化シリコン膜に対する優れた研磨選択比が維持されて効率的な研磨または平坦化が可能になると共に、前記酸化シリコン膜などにおけるディッシングの発生をもっと減らすことができることが明らかになった。]
[0024] また、前記燐酸基含有化合物を含むＣＭＰスラリーは酸化シリコン膜及び窒化シリコン膜に対するより向上した研磨速度を示すことができるので、工程時間もまた減少させることができる。]
[0025] したがって、発明の一実施形態にかかるＣＭＰスラリーは、酸化シリコン膜を研磨する工程、例えば、窒化シリコン膜を研磨停止層に使用して酸化シリコン膜を研磨するＳＴＩ工程またはＩＬＤ形成工程などに適用された場合、前記酸化シリコン膜の選択的、効率的研磨または平坦化を可能にしつつ、前記酸化シリコン膜上でのディッシングの発生を大幅に減らすことができる。]
[0026] 一方、前記発明の一実施形態にかかるＣＭＰスラリーを各構成成分別に説明すると以下の通りである。]
[0027] まず、前記ＣＭＰスラリーは基本的な成分として研磨材を含む。このような研磨材にはＣＭＰスラリーに含まれる通常の研磨粒子を特別な制限なく使用することができ、例えば、シリカ、アルミナ、酸化ジルコニウム、酸化チタンまたは酸化セリウムなどの研磨粒子を１種以上使用することができる。このような研磨粒子はナノスケールの粒径を有することができ、望ましくはナノスケールの粒径を有する酸化セリウム粒子であり得る。]
[0028] このような研磨材は、ＣＭＰスラリー１００重量部を基準に０.１〜１０重量部で含まれることができる。前記研磨材の含有量が過度に低くなると研磨速度、例えば、酸化シリコン膜に対する研磨速度が充分でなくなり、反対に過度に高くなるとスラリーの安定性が低下することがある。]
[0029] 一方、前記ＣＭＰスラリーは、研磨材と共に燐酸基含有化合物及び線状陰イオン性高分子を含む。]
[0030] この中で、前記燐酸基含有化合物は研磨対象膜、例えば、酸化シリコン膜及び窒化シリコン膜に対する研磨速度を全体的に向上させ、窒化シリコン膜に対する酸化シリコン膜の研磨速度が過度に大きくなったり前記酸化シリコン膜が過度に研磨されることを抑制して、酸化シリコン膜などにおけるディッシングの発生を減らす役割を果たす。]
[0031] このような燐酸基含有化合物は燐酸基（−ＰＯ４）を含む任意の化合物、例えば、燐酸、有機燐酸塩または無機燐酸塩のいかなる化合物であっても良く、燐酸基を含む単分子または高分子化合物のいかなるものでも可能である。例えば、前記燐酸基含有化合物は酸化シリコン膜及び窒化シリコン膜に対するエッチング率（研磨率）を考慮して、燐酸アンモニウム（（ＮＨ４）２ＨＰＯ４）であることが望ましい。]
[0032] 前記燐酸基含有化合物は研磨材１００重量部を基準に０.１〜２０重量部で含まれることができ、望ましくは１〜１０重量部で含まれ得る。前記燐酸基含有化合物の含有量が過度に小さくなると前記ディッシング発生量を充分に減らし難く、反対に過度に大きくなると追加的なディッシング発生量の減少効果が殆どないだけでなく、スラリーの分散安定性が低下して凝集現象が発生する恐れがある。]
[0033] そして、前記線状陰イオン性高分子は、ＣＭＰスラリーを利用した研磨工程中に静電気的引力で窒化シリコン膜などに吸着して保護膜として作用することによって、窒化シリコン膜の研磨を相対的に抑制する役割を果たす。このような線状陰イオン性高分子の作用によって前記ＣＭＰスラリーは窒化シリコン膜に対する酸化シリコン膜の優れた研磨選択比を示すことができる。特に、このような線状陰イオン性高分子と前記燐酸基含有化合物の相互作用により、優れた研磨選択比が維持されて酸化シリコン膜に対する効率的、選択的研磨または平坦化が可能になると共に、酸化シリコン膜の過研磨によるディッシングの発生量を大幅に減らすことができる。]
[0034] このような線状陰イオン性高分子には、例えば、カルボキシル基を含む高分子を使用することができる。より具体的には、アクリル酸（Ａｃｒｙｌｉｃ ａｃｉｄ） 、メタクリル酸（ｍｅｔｈａｃｒｙｌｉｃ ａｃｉｄ）、イタコン酸（ｉｔａｃｏｎｉｃ ａｃｉｄ）またはマレイン酸（Ｍａｌｅｉｃ ａｃｉｄ）のうち１種以上の単量体を重合して得られた線状高分子を使用することができる。このような線状高分子として既に当業界で知られていたり市販されているものを使用することもできるが、市販されている高分子としては韓国ＳＡＮ ＮＯＰＣＯ株式会社のセラスパース（Ｃｅｒａｓｐｅｒｓｅ）５４６８、アルドリッチ（Ａｌｄｒｉｃｈ）社の線状高分子などが挙げられる。]
[0035] 前記線状陰イオン性高分子は重量平均分子量が２,０００〜５０,０００であるのが望ましい。重量平均分子量が過度に小さくなると、窒化シリコン膜に対するスラリーの研磨速度（研磨率）が高まって研磨選択比が低くなる恐れがあり、反対に重量平均分子量が過度に大きくなると、研磨材粒子間の凝集が誘発される恐れがある。]
[0036] 前記線状陰イオン性高分子は、研磨材１００重量部を基準に０.１〜４０重量部、望ましくは０.１〜２０重量部で含まれてよい。このような線状陰イオン性高分子の含有量が過度に小さくなると、窒化シリコン膜に対するスラリーの研磨速度（研磨率）が高まって研磨選択比が低くなる場合があり、反対に含有量が過度に大きくなると、酸化シリコン膜に対する研磨速度が減少して工程時間の増加または研磨選択比の低下を誘発することがあり、研磨材粒子間の凝集が起きてスラリーの分散安定性が低下する恐れもある。]
[0037] 一方、発明の一実施形態にかかるＣＭＰスラリーは、前述の構成成分以外に、ヒドロキシル基（−ＯＨ）またはカルボキシル基（−ＣＯＯＨ）のいずれか１つまたは２つ両方を有する化合物をさらに含むことができ、望ましくは、ヒドロキシル基（−ＯＨ）及びカルボキシル基（−ＣＯＯＨ）を共に有する化合物をさらに含むことができる。]
[0038] このような化合物をＣＭＰスラリーに追加する場合、スラリーの粘度が低くなって、ニュートン挙動（Ｎｅｗｔｏｎｉａｎ ｂｅｈａｖｉｏｒ）によりスラリーがＣＭＰ研磨装置の研磨パッドや研磨対象膜が形成された半導体基板とより均一に接触することができる。その結果、半導体基板全般にわたって研磨対象膜をより均一に研磨して、ウエハー上の研磨不均一度（Ｗｉｔｈｉｎ−Ｗａｆｅｒ Ｎｏｎ−Ｕｎｉｆｏｒｍｉｔｙ；ＷＩＷＮＵ）をより減らすことができる。]
[0039] 前記ヒドロキシル基（−ＯＨ）及び/またはカルボキシル基（−ＣＯＯＨ）を有する化合物は重量平均分子量が３０〜５００であるのが望ましい。その重量平均分子量が過度に大きくなると酸化シリコン膜に対する研磨速度が減少したり、スラリーの分散安定性が低下してスラリー供給が難しくなる恐れがある。]
[0040] 前記ヒドロキシル基（−ＯＨ）及び/またはカルボキシル基（−ＣＯＯＨ）を有する化合物としては、シートレート（ｃｉｔｒａｔｅ）基含有化合物、グルコネート（ｇｌｕｃｏｎａｔｅ）基含有化合物、マレート（ｍａｌａｔｅ）基含有化合物、タータレート（ｔａｒｔａｒａｔｅ）基含有化合物、２−ヒドロキシイソブチレート（２−ｈｙｄｒｏｘｙｉｓｏｂｕｔｙｒａｔｅ）基含有化合物、アジペート（ａｄｉｐａｔｅ）基含有化合物、オクタノエート（ｏｃｔａｎｏａｔｅ）基含有化合物、スクシネート（ｓｕｃｃｉｎａｔｅ）基含有化合物、エチレンジアミンテトラアセテート（ＥＤＴＡ）基含有化合物、グルタレート（ｇｌｕｔａｒａｔｅ）基含有化合物またはメチレンスクシネート（ｍｅｔｈｙｌｅｎｅｓｕｃｃｉｎａｔｅ）基含有化合物のうち１種または２種以上を使用することができる。]
[0041] この時、前記“特定官能基（シートレート基またはグルコネート基など）含有化合物”とは、各特定官能基を含有する酸（ａｃｉｄ）自体、例えば、クエン酸（ｃｉｔｒｉｃ ａｃｉｄ）、グルコン酸（ｇｌｕｃｏｎｉｃ ａｃｉｄ）、リンゴ酸（ｍａｌｉｃ ａｃｉｄ）、酒石酸（ｔａｒｔａｒｉｃ ａｃｉｄ）、２−ヒドロキシイソ酪酸（２−ｈｙｄｒｏｘｙｉｓｏｂｕｔｙｒｉｃ ａｃｉｄ）、アジピン酸（ａｄｉｐｉｃ ａｃｉｄ）、オクタン酸（ｏｃｔａｎｏｉｃ ａｃｉｄ）、琥珀酸（ｓｕｃｃｉｎｉｃ ａｃｉｄ）、エチレンジアミンテトラ酢酸（ＥＤＴＡ）、グルタル酸（ｇｌｕｔａｒｉｃ ａｃｉｄ）またはメチレン琥珀酸（ｍｅｔｈｙｌｅｎｅｓｕｃｃｉｎｉｃ ａｃｉｄ）など自体だけでなく、前記特定官能基に無機（例えば、金属）または有機官能基が結合している化合物までを包括するものである。]
[0042] 一方、このような化合物以外にも、マンノース（ｍａｎｎｏｓｅ）、グリセロ−ガラクト−ヘプトース（ｇｌｙｃｅｒｏ−ｇａｌａｃｔｏ−ｈｅｐｔｏｓｅ）、エリトロ−マンノ−オクトース（ｅｒｙｔｈｒｏ−ｍａｎｎｏ−ｏｃｔｏｓｅ）、アラビノ−ガラクト−ノンノーズ（ａｒａｂｉｎｏ−ｇａｌａｃｔｏ−ｎｏｎｏｓｅ）またはグルタミン（ｇｌｕｔａｍｉｎｅ）などの物質またはこれらの誘導体を前記ヒドロキシル基（−ＯＨ）及び/またはカルボキシル基（−ＣＯＯＨ）を有する化合物に使用することもでき、その他多様な有機または無機化合物を使用することもできる。]
[0043] 前記ヒドロキシル基（−ＯＨ）及び/またはカルボキシル基（−ＣＯＯＨ）を有する化合物は、ＣＭＰスラリー中で研磨材１００重量部を基準に０.１〜３０重量部で含まれるのが望ましい。前記化合物の含有量が過度に小さくなるとスラリーの研磨選択比が低くなり、ウエハー上の研磨不均一度（Ｗｉｔｈｉｎ−Ｗａｆｅｒ Ｎｏｎ−Ｕｎｉｆｏｒｍｉｔｙ；ＷＩＷＮＵ）が高くなることができ、反対に含有量が過度に高くなると酸化シリコン膜に対するスラリーの研磨速度が低くなる恐れがある。]
[0044] 一方、前記ＣＭＰスラリー組成物は前述の各構成成分に対する媒質として水を含む。このような水は、前述の各構成成分の含有量の合計を除いた残量の含有量で含まれることができ、例えば、スラリー１００重量部を基準に９４〜９９.８重量部で含まれることができる。水の含有量が過度に小さくなるとスラリーの安定性が低下し、過度に大きくなる場合はスラリーの全般的な研磨率が低くなる恐れがある。]
[0045] また、前記ＣＭＰスラリーは、前述の構成成分以外にもスラリーの研磨性能または分散安定性向上のために多様な添加剤をさらに含むこともできる。このような添加剤は従来からＣＭＰスラリーに用いられていた任意の添加剤を使用することができ、その種類が特に限られない。]
[0046] 前述のＣＭＰスラリーは、研磨材、線状陰イオン性高分子、燐酸基含有化合物、及び選択的にヒドロキシル基（ＯＨ）及び/またはカルボキシル基（ＣＯＯＨ）を含む化合物を水に混合させて製造することができる。また、前記混合の後、酸化シリコン膜に対する優れた研磨率または研磨選択比などを考慮して、前記ＣＭＰスラリーをｐＨ６〜８に滴定するのが望ましい。滴定時には１Ｎ ＮＨ４ＯＨまたは１Ｎ ＨＮＯ３などが用いられることができる。]
[0047] そして、前記ＣＭＰスラリーは１液型スラリーまたは２液型スラリーのいかなる形態でも可能である。この時、１液型スラリーは１つの組成物内で研磨に必要な全ての成分、例えば、研磨材、水、及び線状陰イオン性高分子などを含む任意の添加剤が共に含まれている形態であり、２液型スラリーは２つ以上の互いに異なる溶液に分離された形態、例えば、研磨材の分散液及び添加剤分散液が１つのセットを成し、研磨直前に混合される形態であって、添加剤によって研磨材の分散性が阻害される場合に使用されてよい。]
[0048] 前述のようなＣＭＰスラリーは酸化シリコン膜に対して、例えば、２０００Å/ｍｉｎ以上、望ましくは２５００Å/ｍｉｎ以上の高い研磨速度を示すことができ、窒化シリコン膜に対しては低い研磨速度を示して、酸化シリコン膜に対する研磨速度：窒化シリコン膜に対する研磨速度が３０：１以上になる優れた研磨選択比を示すことができる。]
[0049] したがって、前記ＣＭＰスラリーは、窒化シリコン膜を停止層に使用して酸化シリコン膜を研磨または平坦化する工程で、前記酸化シリコン膜を選択的、効率的に研磨することができる。]
[0050] また、前記ＣＭＰスラリーは、前記酸化シリコン膜に対する研磨速度：窒化シリコン膜に対する研磨速度の比が５０：１以下になって、前記酸化シリコン膜が過度に研磨されてディッシングが発生することを大きく抑制することができる。]
[0051] したがって、このようなＣＭＰスラリーは、窒化シリコン膜を停止層に使用して酸化シリコン膜を研磨または平坦化する工程、例えば、半導体素子のＳＴＩ工程中にトレンチ（Ｔｒｅｎｃｈ）内に埋め立てられる酸化シリコン膜を平坦化する工程や、ＩＬＤ形成工程などに非常に望ましく適用され、ディッシング発生量を大きく減らしてそれに伴う素子性能低下などを抑制することができる。]
[0052] 発明の他の実施形態により、前述のＣＭＰスラリーで半導体基板上の研磨対象膜を研磨する段階を含む研磨方法が提供される。このような研磨方法において、前記研磨対象膜は酸化シリコン膜であってもよい。]
[0053] より具体的には、前記研磨方法は窒化シリコン膜を研磨停止層に使用して酸化シリコン膜を研磨または平坦化する方法であってもよく、例えば、半導体基板上に所定の窒化シリコン膜パターンを形成する段階；前記窒化シリコン膜パターンが形成された半導体基板上に酸化シリコン膜を形成する段階；及び前記窒化シリコン膜が露出する時まで前記酸化シリコン膜を研磨する段階を含むことができる。]
[0054] 前述のＣＭＰスラリーでこのような研磨方法を行うことによって前記酸化シリコン膜の研磨後のディッシング発生量を大きく減らすことができ、より具体的には、ディッシング発生量を５００Å以下に減らして半導体素子の性能または信頼性向上に寄与することができる。]
[0055] この時、前記ディッシング発生量は、前記研磨方法を行った後で、研磨された酸化シリコン膜と窒化シリコン膜の段差として定義されることができ、モニタリングボックスに対するＡＦＭ分析を通じて、酸化シリコン膜と窒化シリコン膜のプロファイルを測定して算出可能である。]
[0056] 一方、前述の研磨方法は半導体素子の浅いトレンチ素子分離工程（ＳＴＩ工程）に適用されることができ（この時、前記研磨対象膜である酸化シリコン膜がトレンチ内に埋め込まれた素子分離膜を形成して半導体素子のフィールド領域を定義することができる。）、その他半導体素子の層間絶縁膜（Ｉｎｔｅｒ Ｌａｙｅｒ Ｄｉｅｌｅｃｔｒｉｃ、ＩＬＤ）の形成工程などの多様な工程に適用されることができる。このようなＳＴＩ工程またはＩＬＤ形成工程の具体的な進行方法は、例えば、図１に示されたような通常の方法に従うことができる。]
[0057] 以下、発明の好ましい実施例を通じて発明の構成及び作用をより詳しく説明することとする。ただし、このような実施例によって発明の権利範囲が限定されるわけではなく、これは例示として提示されたものに過ぎない。]
[0058] 実施例１
酸化セリウム研磨材と、線状陰イオン性高分子としてポリアクリル酸（Ｍｗ.：７,０００）と、ヒドロキシル基及び/またはカルボキシル基を含む化合物としてグルコン酸と、燐酸基含有化合物として燐酸アンモニウム（（ＮＨ４）２ＨＰＯ４））を蒸留水に加えて混合してＣＭＰスラリーを製造した。
この時、研磨材の添加量は、ＣＭＰスラリー１００重量部を基準に５重量部になるようにし、前記線状陰イオン性高分子の添加量は、前記酸化セリウム研磨材１００重量部を基準に１０重量部、前記ヒドロキシル基及び/またはカルボキシル基を含む化合物の添加量は、酸化セリウム研磨材１００重量部を基準に２５重量部、そして前記燐酸基含有化合物の添加量は、酸化セリウム研磨材１００重量部を基準に１.５重量部になるようにした。]
[0059] 実施例２〜４
下記表１に提示した通り、ヒドロキシル基及び/またはカルボキシル基を含む化合物及び燐酸基含有化合物の含有量を変化させたことを除いては、実施例１と同様な方法でＣＭＰスラリーを製造した。]
[0060] 比較例１
燐酸基含有化合物を使用していないことを除いては、実施例１と同様な方法でＣＭＰスラリーを製造した。]
[0061] ＜実験例１：研磨性能評価＞
前記実施例１〜４及び比較例１で製造されたＣＭＰスラリーを使用して下記条件で１分間研磨を行った後で基板をきれいに洗浄して、研磨によって発生した厚さの変化を測定して研磨性能を評価した。その結果を下記表１に示した。]
[0062] ［研磨条件］
研磨装備：ＵＮＩＰＬＡ２１０（Ｄｏｏｓａｎ Ｍｅｃａｔｅｃ Ｃｏ．）
パッド：ＩＣ１０００（Ｒｏｄｅｌ Ｃｏ．）
スピンドル(Spindle)速度：９０ｒｐｍ
プラテン(Platen)速度：９０ｒｐｍ
ウエハー圧力(Wafer pressure)：４ｐｓｉ
リテーナーリング圧力(Retainer ring pressure)：３.５ｐｓｉ
スラリー流速：２００ｍｌ/ｍｉｎ]
[0063] ［研磨対象］
ＨＤＰＣＶＤ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）によって１０,０００Å蒸着された酸化シリコン膜形成ウエハー
ＬＰＣＶＤ（Ｌｏｗ ｐｒｅｓｓｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）によって２,０００Å蒸着された窒化シリコン膜形成ウエハー]
[0064] ［評価］
まず、各研磨対象ウエハーの上に５９ポイントを各々設定し、これら各ポイント上で研磨前と研磨後の厚さを測定した。この時、研磨前と研磨後の厚さは、光学厚さ測定装備であるＮａｎｏｓｐｅｃ６１００（Ｎａｎｏｍｅｔｒｉｃｓ Ｃｏ．）を利用して測定した。このような研磨前と研磨後の厚さから各研磨対象膜（酸化シリコン膜または窒化シリコン膜）に対する研磨量を測定し、各ポイント上で測定された値に基づいてその平均値を算出した。このような研磨量の平均値及び研磨時間から、各研磨対象膜に対する研磨速度を導き出した。]
[0065] また、酸化シリコン膜に対する研磨速度/窒化シリコン膜に対する研磨速度を基準に研磨選択比を導き出した。]
[0066] そして、前記酸化シリコン膜が形成されたウエハーの上の各ポイント上で測定された厚さに基づいて、各ポイント別厚さ差の平均値を計算した。このような平均値を研磨前と研磨後に各々算出して、これらの差からＤｅｌｔａ ＷＩＷＮＵを導き出した。]
[0067] また、前記酸化シリコン膜が形成されたウエハー上の５９ポイントで各々研磨量（研磨前厚さ−研磨後厚さ）を算出した時、各測定ポイントで測定された５９個値のうちの研磨量最大値−研磨量最小値からＧＡＰデータを導き出した。]
[0068] ]
[0069] ＜実験例２：ディッシング発生量測定＞
前記実施例１、２、及び比較例１で各々製造したＣＭＰスラリーを使用し、前記実験例１と同一な研磨条件で通常のＤＲＡＭパターン（ＳＴＩ素子分離膜のパターン中に酸化シリコン膜及び窒化シリコン膜が含まれている）が形成されたウエハーに対して１分間研磨を行った。]
[0070] ［評価］
前記の研磨後のウエハーのうち、１００μｍＦＯＸモニタリングボックスに対してＡＦＭ分析を実施して、酸化シリコン膜と窒化シリコン膜のプロファイルを測定し、これからウエハーの酸化シリコン膜と窒化シリコン膜の段差を算出して、その平均値をディッシング発生量に決定した。]
[0071] ]
[0072] 前記表１を参照すれば、線状陰イオン性高分子（ポリアクリル酸）及び燐酸基含有化合物（燐酸アンモニウム）を含む実施例１〜４のＣＭＰスラリーは３０：１以上の高い研磨選択比を示したが、ただし、研磨選択比が５０：１を越えないことが確認された。]
[0073] また、表２を参照すれば、このような構成成分及び３０：１〜５０：１の研磨選択比を満たす実施例１〜２のＣＭＰスラリーを使用して研磨を行った結果、比較例１のＣＭＰスラリーを用いた場合に比べて酸化シリコン膜上のディッシングを大きく減少させることができることが確認された。]
[0074] さらに、表１を参照すれば、実施例１〜４のＣＭＰスラリーを使用する場合、酸化シリコン膜に対する高い研磨速度及び優れた研磨選択比を示して、酸化シリコン膜に対する選択的、効率的研磨が可能であることが確認された。]
実施例

[0075] そして、実施例１〜４のＣＭＰスラリーで研磨を行った結果、比較例１のＣＭＰスラリーに比べて均一な研磨が可能になることが確認された。]
[0076] １００半導体基板
１０１パッド酸化膜
１０２窒化シリコン膜
１０３トレンチ
１０４酸化シリコン膜
１０５ ゲート絶縁膜]

权利要求:

請求項1
研磨材、線状陰イオン性高分子、燐酸基含有化合物、及び水を含み、酸化シリコン膜に対するＣＭＰ研磨速度：窒化シリコン膜に対するＣＭＰ研磨速度が３０：１〜５０：１であるＣＭＰスラリー。
請求項2
前記線状陰イオン性高分子は２,０００〜５０,０００の重量平均分子量を有する、請求項１に記載のＣＭＰスラリー。
請求項3
前記線状陰イオン性高分子は、アクリル酸、メタクリル酸、イタコン酸、及びマレイン酸からなる群より選択された１つ以上の単量体から得られた高分子を含む、請求項１に記載のＣＭＰスラリー。
請求項4
燐酸基含有化合物は、燐酸、有機燐酸塩または無機燐酸塩を含む、請求項１に記載のＣＭＰスラリー。
請求項5
ヒドロキシル基（−ＯＨ）またはカルボキシル基（−ＣＯＯＨ）を有する化合物をさらに含む、請求項１に記載のＣＭＰスラリー。
請求項6
前記ヒドロキシル基またはカルボキシル基を有する化合物は重量平均分子量が３０〜５００であり、ヒドロキシル基及びカルボキシル基を有する化合物である、請求項５に記載のＣＭＰスラリー。
請求項7
前記ヒドロキシル基またはカルボキシル基を有する化合物は、シートレート基含有化合物、グルコネート基含有化合物、マレート基含有化合物、タルタレート基含有化合物、２−ヒドロキシイソブチレート基含有化合物、アジペート基含有化合物、オクタノエート基含有化合物、スクシネート基含有化合物、エチレンジアミンテトラアセテート基含有化合物、グルタレート基含有化合物、メチレンスクシネート基含有化合物、マンノース、グリセロ−ガラクト−ヘプトース、エリトロ−マンノ−オクトース、アラビノ−ガラクト−ノンノーズ、及びグルタミンからなる群より選択された１種以上を含む、請求項５に記載のＣＭＰスラリー。
請求項8
前記研磨材は、シリカ、アルミナ、酸化ジルコニウム、酸化チタン、及び酸化セリウムからなる群より選択された１種以上の研磨粒子を含む、請求項５に記載のＣＭＰスラリー。
請求項9
前記研磨材はスラリー１００重量部に対して０.１〜１０重量部で含まれる、請求項１に記載のＣＭＰスラリー。
請求項10
前記線状陰イオン性高分子は前記研磨材１００重量部に対して０.１〜４０重量部で含まれ、前記燐酸基含有化合物は前記研磨材１００重量部に対して０.１〜２０重量部で含まれる、請求項９に記載のＣＭＰスラリー。
請求項11
前記研磨材の１００重量部を基準に、ヒドロキシル基（−ＯＨ）またはカルボキシル基（−ＣＯＯＨ）を有する化合物の０.１〜３０重量部をさらに含む、請求項９に記載のＣＭＰスラリー。
請求項12
ｐＨ６〜８を示す、請求項１に記載のＣＭＰスラリー。
請求項13
半導体素子の浅いトレンチ素子分離工程（ＳＴＩ工程）において、トレンチ内に埋め立てられる酸化シリコン膜の研磨または平坦化のために使用される、請求項１に記載のＣＭＰスラリー。
請求項14
請求項１〜１２のうちのいずれか１つの項に記載されたＣＭＰスラリーで半導体基板上の研磨対象膜を研磨する段階を含む、研磨方法。
請求項15
前記研磨対象膜は酸化シリコン膜を含む、請求項１４に記載の研磨方法。
請求項16
半導体基板の上に所定の窒化シリコン膜パターンを形成する段階；前記窒化シリコン膜パターンが形成された半導体基板上に酸化シリコン膜を形成する段階；及び前記窒化シリコン膜が露出する時まで前記酸化シリコン膜を研磨する段階を含む、請求項１５に記載の研磨方法。
請求項17
半導体素子の浅いトレンチ素子分離工程（ＳＴＩ工程）に適用され、前記研磨される酸化シリコン膜が半導体素子のフィールド領域を定義する、請求項１６に記載の研磨方法。
請求項18
前記酸化シリコン膜を研磨した後にはディッシング発生量が５００Å以下になる、請求項１６に記載の研磨方法。